提出555時基電路的輸出信號與輸入信號之間具有時序特征.根據(jù)反映時序特征的狀態(tài)轉(zhuǎn)換圖及單穩(wěn)態(tài)觸發(fā)器的工作特點,系統(tǒng)地研究了555單穩(wěn)態(tài)觸發(fā)器的設(shè)計方法,分析了外加觸發(fā)信號的輸入方式、電平幅度、持續(xù)時間要求、rc電路定時單元的接法及電容的充放電過程,并發(fā)現(xiàn)了一些新的設(shè)計方案.multisim仿真及實際硬件驗證證明了所提出設(shè)計方案的正確性.

數(shù)字電路觸發(fā)器詳解

1 第九節(jié)門電路和觸發(fā)器 電子電路通常分模擬電子電路和數(shù)字電子電路兩大類。前面介紹的放大電路屬于第 一類，電路中的工作信號是連續(xù)變化的電信號(模擬信號)。數(shù)字電路的基本工作信號是 二進制的數(shù)字信號，它在時間上和數(shù)值上是離散的，即不是連續(xù)漸變的，而且只有0和 1兩個基本數(shù)字，反映在電路上就是低電平和高電平兩種狀態(tài)。因此在穩(wěn)態(tài)時，電路中 的半導(dǎo)體器件都是工作在開、關(guān)狀態(tài)。數(shù)字電路是由幾種最基本的單元電路組成的。在 這些基本單元中，對元件的精度要求不高，只要在工作時能夠可靠地區(qū)分0和1兩種狀 態(tài)就可以了。數(shù)字電路中研究的主要問題是輸入信號的狀態(tài)(0或1)和輸出信號的狀態(tài) (0或1)之間的關(guān)系，即所謂邏輯關(guān)系，采用的數(shù)學工具是邏輯代數(shù)。 一、邏輯代數(shù)基礎(chǔ) 在邏輯代數(shù)中變量具有二值性，即只有兩個可能的取值“0”和“1”。 （一）基本的邏輯運算 邏輯代數(shù)的基本

介紹了一種低抖動、快前沿高電壓重復(fù)率觸發(fā)器,輸出參數(shù)為:重復(fù)率可達100pulse/s,輸出時延約225ns,抖動約1ns,前沿約26ns,脈寬約70ns,高阻負載上電脈沖的峰值可達-40kv,重復(fù)率為50pulse/s時,峰值可達-51kv,單次工作時的峰值可達-60kv。該觸發(fā)器主要由控制單元、高壓供電單元與脈沖形成單元構(gòu)成,脈沖形成單元采用了低電感電容對負載快放電的結(jié)構(gòu),建立開關(guān)為氫閘流管。實驗發(fā)現(xiàn),氫閘流管存在微導(dǎo)通狀態(tài),開關(guān)的通道電阻及維持的時間與開關(guān)極間的電勢差有關(guān);電勢差越高,通道電阻越小,微導(dǎo)通狀態(tài)維持的時間越長。此外,氫閘流管的導(dǎo)通性能受燈絲加熱電源的影響明顯,當加熱電壓較低時,氫閘流管導(dǎo)通緩慢,延時與抖動較大,當加熱電壓過高時,氫閘流管易于發(fā)生自擊穿。

基本門電路及觸發(fā)器

設(shè)計了一種在現(xiàn)場可編程邏輯陣列(fpga)內(nèi)可供配置的觸發(fā)器電路結(jié)構(gòu).主要特點是:不需要浪費fpga內(nèi)組合邏輯的資源,就可以獨立配置出56種全部常用類型的d觸發(fā)器電路或鎖存器電路;以fpga在配置簡單時序電路時增加50%面積的代價降低了配置為復(fù)雜時序電路時70%的延時和90%的面積.同時針對xilinxvirtex系列fpga動態(tài)重配置速度較慢的缺點,在觸發(fā)器電路中加入了抓捕與寫回電路;提出了通過硬件電路來實現(xiàn)重配置狀態(tài)保存和寫回的方法.與xilinxvirtex器件完全用軟件實現(xiàn)的方法相比,加快了fpga動態(tài)重配置電路的速度.

觸發(fā)器作為連接組合邏輯電路和時序邏輯電路這兩部分的橋梁,在整個數(shù)字電路中起著承上啟下的作用。因而,對于觸發(fā)器的掌握顯得非常重要。本文針對觸發(fā)器的教學提出了總分式,循序漸進、由淺入深,對比,抓住內(nèi)在聯(lián)系,把握重點等幾條原則,希望能給大家學習觸發(fā)器帶來幫助。

5-2電平觸發(fā)的觸發(fā)器

為獲得快前沿的高電壓脈沖,分析了電容放電型觸發(fā)器的電路,利用簡化的等效電路研究了放電回路參數(shù)和氣體開關(guān)的火花通道電阻、電感對觸發(fā)脈沖上升時間的影響。分析了電壓波在高阻抗負載上形成觸發(fā)脈沖的過程,討論了不同置地元件對輸出波形的影響。在此基礎(chǔ)上,給出了快前沿的電容放電型觸發(fā)器的基本設(shè)計原則,并完成了30與100kv快前沿觸發(fā)器的設(shè)計。結(jié)果表明,30kv觸發(fā)器輸出脈沖的前沿約12ns,高阻抗負載上的幅值可達44kv;100kv觸發(fā)器輸出脈沖的前沿約10ns,高阻抗負載上的幅值可達170kv。

提出一種基于單電子晶體管的新型電路結(jié)構(gòu)——r-set結(jié)構(gòu),并從r-set結(jié)構(gòu)的反相器著手對該結(jié)構(gòu)電路的工作原理和性能進行了分析.構(gòu)造出基于r-set結(jié)構(gòu)的或非門、一位數(shù)值比較器、sr鎖存器和d觸發(fā)器.通過對各電路進行spice仿真,驗證了各電路的正確性.最后對r-set和互補型set2種結(jié)構(gòu)的d觸發(fā)器進行性能比較,得出r-set結(jié)構(gòu)的d觸發(fā)器具有結(jié)構(gòu)簡單,功耗低,延時小的特點.

觸發(fā)電路 相控觸發(fā)電路是將控制信號轉(zhuǎn)變?yōu)樵谟|發(fā)滯后角觸發(fā)可控整流器、交流調(diào)壓 器、直接降頻變頻器或有源逆變器中晶閘管的門極驅(qū)動脈沖的電路。 大、中功率的變流器廣泛應(yīng)用的是晶體管觸發(fā)電路，其中以同步信號為鋸齒 波的觸發(fā)電路應(yīng)用最多。 晶閘管門極對觸發(fā)電路的要求: 1）、觸發(fā)信號要有一定的功率和幅值； 2）、觸發(fā)信號要有一定的寬度； 3）、觸發(fā)信號要有一定的陡度； 4）、觸發(fā)信號要有一定的移相范圍并與主電路同步。 1.同步信號為鋸齒波的觸發(fā)電路 輸出可為雙窄脈沖（適用于有兩個晶閘管同時導(dǎo)通的電路），也可為單窄 脈沖。三個基本環(huán)節(jié)：脈沖的形成與放大、鋸齒波的形成和脈沖移相、同步環(huán)節(jié)。 此外,有強觸發(fā)和雙窄脈沖形成環(huán)節(jié). 圖1同步信號為鋸齒波的觸發(fā)電路 1)脈沖形成環(huán)節(jié) v4、v5—脈沖形成 v7、v8—脈沖放大 控制電壓uco加在v4基極上 脈沖前沿由

為了實現(xiàn)可逆邏輯電路的可測性設(shè)計,充分利用可逆邏輯電路中存在的輸出引腳,提出一種可逆邏輯電路測試綜合方法.通過定義可逆邏輯門的可觀性值和可控性值的計算方法,對可逆邏輯電路的可測性進行建模;通過插入觀察點,制定了可逆組合邏輯電路可測性實現(xiàn)方案;通過對現(xiàn)有的d觸發(fā)器進行改造并構(gòu)建全新的掃描d觸發(fā)器,制定了可逆時序電路的可測性邏輯實現(xiàn)方案;最后分析了掃描d觸發(fā)器的工作特點,規(guī)范了測試步驟,建立一種可逆邏輯電路的測試綜合方法.實驗結(jié)果表明,與現(xiàn)有方法相比,文中方法插入觀察點代價平均增加不到1%,但電路的可觀性平均能得到24%的改善.

提出六值代數(shù),建立五值電路三要素理論(信號,網(wǎng)絡(luò)和負載理論),作為定量研究五值電路的數(shù)學工具。在此基礎(chǔ)上,首先用δ展開法由五值門函數(shù)設(shè)計了五值門電路的元件級結(jié)構(gòu)。接著由d觸發(fā)器的特征方程設(shè)計了動態(tài)和靜態(tài)五值d觸發(fā)器的二種電路結(jié)構(gòu)。計算機模擬驗證了上述理論和依此理論設(shè)計的電路的正確性。

1 2 3

本文設(shè)計了時鐘邊沿可控雙邊沿觸發(fā)器,在傳統(tǒng)的雙邊沿觸發(fā)器內(nèi)部增加時鐘控制電路,實現(xiàn)對單個時鐘邊沿的控制。同時,提出了基于隔態(tài)封鎖技術(shù)的時序電路設(shè)計方法,可封鎖時鐘信號中所有冗余邊沿的觸發(fā)行為。hspice模擬與能耗分析證明,本文設(shè)計的電路不僅能夠封鎖所有的冗余時鐘邊沿的觸發(fā),而且可以簡化組合電路部分的設(shè)計,從而實現(xiàn)更低的系統(tǒng)功耗。

采用當前成熟的兩種抗單粒子翻轉(zhuǎn)鎖存器構(gòu)成了主從d觸發(fā)器,在d觸發(fā)器加固設(shè)計中引入了時鐘加固技術(shù),對輸出也采用了加固設(shè)計。仿真對比顯示本設(shè)計的加固效果優(yōu)于國內(nèi)同類設(shè)計。

rn=500ωcn=0.5μf f/hz10030050065080010001500 ω=2πf3141.5934084.075026.5486283.18529424.778 ab格數(shù)-0.2-0.4-0.3-0.2-0.2 ac格數(shù)23.22.522 φ實(rad)-0.62832-0.7854-0.75398-0.6283185-0.62832 φ理（rad）-0.90502-0.775-0.67216-0.5669115-0.40137 f/hz10030050065080010001500 ur峰-峰（v）2.42.62.833 ur（v）0.8485280.9192390.9899491.060660171.06066 uc峰-峰（v）21.81.51.2

為了探索多輸入時序邏輯電路的簡便實現(xiàn)方法,介紹了基于數(shù)據(jù)選擇器和d觸發(fā)器的多輸入時序邏輯電路設(shè)計技術(shù)。即將d觸發(fā)器和數(shù)據(jù)選擇器進行組合,用觸發(fā)器的現(xiàn)態(tài)作為數(shù)據(jù)選擇器選擇輸入變量、數(shù)據(jù)選擇器的輸出函數(shù)作為觸發(fā)器的d輸入信號,構(gòu)成既有存儲功能又有數(shù)據(jù)選擇功能的多輸入端時序網(wǎng)絡(luò)。由觸發(fā)器的現(xiàn)態(tài)選擇輸入變量、所選擇的輸入變量決定觸發(fā)器的次態(tài)轉(zhuǎn)換方向。該方法適合實現(xiàn)互斥多變量時序邏輯電路,且在設(shè)計過程中不需要進行函數(shù)化簡。

電子工程科-同步JK觸發(fā)器的原理與特點

提出了一種用相變器件作為可擦寫存儲單元的具有掉電數(shù)據(jù)保持功能的觸發(fā)器電路.該觸發(fā)器由四部分組成:具有恢復(fù)掉電時數(shù)據(jù)的雙置位端觸發(fā)器dff、上電掉電監(jiān)測置位電路(poweron/offreset)、相變存儲單元的讀寫電路(readwrite)和reset/set信號產(chǎn)生電路,使之在掉電時能夠保存數(shù)據(jù),并在上電時完成數(shù)據(jù)恢復(fù).基于0.13μmsmic標準cmos工藝,采用candence軟件對觸發(fā)器進行仿真,掉電速度達到0.15μs/v的情況下,上電時可以在30ns內(nèi)恢復(fù)掉電時的數(shù)據(jù)狀態(tài).

對于廣播發(fā)射機的日常維護工作,準確的判斷發(fā)射機的故障點是快速處理發(fā)射機故障的先決條件。在dx-200型中波發(fā)射機中,一些故障由于故障指示瞬間消失或者故障指示不能覆蓋到給維護人員判斷故障位置、縮短處理故障的時間帶來了負擔。以調(diào)制編碼板的電源故障指示電路為載體,本文用d觸發(fā)器設(shè)計出一種穩(wěn)定可靠的故障點記憶電路,在實際運行中把故障現(xiàn)場保持記憶,留給維護人員,大大提高了故障處理效率。

雙向可控硅及其觸發(fā)電路 雙向可控硅是一種功率半導(dǎo)體器件，也稱雙向晶閘管，在單片機控制系統(tǒng)中，可作為功 率驅(qū)動器件，由于雙向可控硅沒有反向耐壓問題，控制電路簡單，因此特別適合做交流無觸 點開關(guān)使用。雙向可控硅接通的一般都是一些功率較大的用電器，且連接在強電網(wǎng)絡(luò)中，其 觸發(fā)電路的抗干擾問題很重要，通常都是通過光電耦合器將單片機控制系統(tǒng)中的觸發(fā)信號加 載到可控硅的控制極。為減小驅(qū)動功率和可控硅觸發(fā)時產(chǎn)生的干擾，交流電路雙向可控硅的 觸發(fā)常采用過零觸發(fā)電路。（過零觸發(fā)是指在電壓為零或零附近的瞬間接通，由于采用過零 觸發(fā)，因此需要正弦交流電過零檢測電路） 雙向可控硅分為三象限、四象限可控硅，四象限可控硅其導(dǎo)通條件如下圖： 總的來說導(dǎo)通的條件就是：g極與t1之間存在一個足夠的電壓時并能夠提供足夠 的導(dǎo)通電流就可以使可控硅導(dǎo)通，這個電壓可以是正、負，和t1、t2之間的電流